Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 06-132806 (43)Date of publication of application: 13.05.1994

(51)Int.CI. H03K 19/0175

H03K 17/16 H03K 17/687 H03K 19/0948

(21)Application number: 04-277171 (71)Applicant: OLYMPUS OPTICAL CO LTD


(22)Date of filing: 15.10.1992 (72)Inventor: HATTORI HIROSHI

(54) CMOS OUTPUT BUFFER CIRCUIT

(57)Abstract:

PURPOSE: To prevent a radio wave fault from being induced to an external circuit by preventing P and N channel MOS transistors in the final step from being simultaneously turned on, and reducing a through current to flow from the side of a power source to the side of a ground.

CONSTITUTION: When an input signal is turned to 'L', an N channel MOS transistor TR 20 is turned off, an N channel MOS FET 18 is turned off, and the voltage of a node (b) keeps an 'L' level corresponding to the gate capacity of a TR 21 and total capacity 23 of the TR 20 and a TR 19. On the other hand, the voltage of a node (a) is changed into an 'H' level. When the output of an element 3 is changed from 'L' to 'H' in this case, a TR 14 is turned off, the node (a) is turned to the 'H' level, the TR 18 is turned on at the same time, the capacity 23 keeping the voltage of the node (b) is charged by a P channel MOS FET 19 and the N channel MOS TR 18, and the voltage value of the node (b) is turned to the 'H'



later than the node (a). At such a time, a TR 21 is turned on after a TR 17 is first turned off, and the a terminal 2 is turned to the 'L' level. Namely, the P and N MOS Tr are not simultaneously turned on.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-132806


(43)公别日 平成6年(1994)5月13日

| (51)Int.Cl. ⁵ H 0 3 K | 19/0175 17/16 17/687 | 識別記号 | 庁内整理番号 | FΙ | | 技衔表示简所 |
|-------------------------------------|----------------------------|----------------|------------|----------|--------------------------------|--------|
| | | | 9184-5 J | | | |
| | | | 8941-5 J | H 0 3 K | 19/ 00 1 0 1 F | |
| | | | 8221 — 5 J | 審査請求 未請求 | 17/687 F 対 請求項の数 1 (全 6 頁) | 最終頁に続く |
| (21)出顯番号 | 3 | 特顧平4-277171 | | (71)出願人 | 000000376 | |
| (22)出願日 | | 平成 4年(1992)10) | 月15日 | | オリンパス光学工業株式会社 東京都渋谷区幡ヶ谷2丁目4 | _ |
| | | | | (72)発明者 | | |
| | | | | (74)代理人 | 弁理士 鈴江 武彦 | |
| | | | | | | |
| | | | | | | |
| | | | | | | |
| | | | | | | |

(54)【発明の名称】 CMOS出力パッファ回路

(57)【要約】

【目的】 CMOSトランジスタが同時にオン状態とならないようにして貫通電流を低減することにより、オーバーシュートやアンダーシュートの発生を防止し、延いては外部回路に悪影響を与えないように改良したCMOS出力バッファ回路を提供することを目的としている。【構成】 人力信号が印加されるNOT素子3と、前記NOT素子の出力信号を二分伎した信号で駆動されるPチャンネルおよびNチャンネルよりなるCMOSトランジスタ4、5と、前記NOT素子3とCMOSトランジスタ4、5との間に設けられ、前記二分伎した信号の立上りおよび立下りのタイミングを相互に異ならせる第1 および第2の制御回路6、7を具備したことを特徴とする。



【特許請求の範囲】

【請求項1】 入力信号が印加されるNOT素子と、 前記NOT素子の出力信号を二分岐した信号で駆動され るPチャンネルおよびNチャンネルよりなるCMOSト ランシスタと

1

前記NOT素子とCMOSトランシスタとの間に設けら れ、前記二分支した信号の立上りおよび立下りのタイミ ンクを相互に偏位させる第1およひ第2の制画回路を具 備したことを特徴とするCMOS出力ハッファ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、CMOS(相補形メタ ルオキサイドシリコン)集積回路に係り、特にそのCM OS出力バッファ回路の改良に属する。

[0002]

【従来の技術】図5 に、従来より用いられている一般的 なCMOS出力バッファ回路を示す。

【0003】すなわち、このCMOS出力パッファ回路 は入力端子1より印加された信号が、インパータ(NO T)素子3で反転され、PチャンネルおよびNチャンネ ルよりなるCMOSトランジスタ4, 5のどちらか一方 をオン状態にし、出力端子2に入力端子1へ印加された **論理レベルと等しい信号として導出されるように動作す**

【0004】例えば、入力端子1に、論理レベル"H" の信号が印加された場合、NOT素子3の出力は"し" レベルとなり、PチャンネルMOSトランジスタ4がオ ン、NチャンネルMOSトランジスタ5がオフ状態とな り、出力端子2へは、論理レベル"H"の信号が導出さ れる。

[0005]

【発明が解決しようとする課題】ところが、このような 従来のCMOS出力バッファ回路の場合、図6(a)に 示すように、例えば入力端子1へ印加される論理信号が "L" から "H" または "H" から "L" へ変化した場 合、NOT素子の出力ノードaは、図6(b)に示すよ うに徐々に "H" から "L" または "L" から "H" へ 変化する。

【0006】ことで、変化過程の2点V。, V。の電位 $V_{dd} - V_{to}$, $V_{b} = V_{ss} + V_{to}$ ($\underline{H}U$, V_{to} , V_{to}) P及びNチャンネルMOSトランジスタのスレシホール ド電圧とする。)とすれば、出力ノードaが、V。より 高い電圧は、NチャンネルMOSトランジスタ5のみオ ン状態である。また、V。より低い場合は、Pチャンネ ルMOSトランジスタ4のみオン状態となっている。

【0007】しかるに、出力ノードaの電圧がV。, V 。の間にある均合は、NチャンネルPチャンネルの両ト ランジスタ4、5がオン状態となり、電源V。。から接地 Vssへ電流が流れる(貫通電流)。

【0008】従って、従来の国路では、特に、この場合 大きな外部負荷を駆動するために、P、NチャンネルM OSトランジスタ4、5のサイズか大きくなされていた り、あるいは、また高速化、高集積化のために、ケート

長が短くされていたりすると、外部負荷と上記貫通電流 により、図6(c)に示すようなオーハーシュート〇 C、アンターシュートUCか発生し、外部回路に対して 調動作、電波障害等を誘発するという問題があった。

【0009】そこで、本発明は以上のような点に置みて 10 なされたもので、CMOSトランシスタが同時にオン状 態とならないようにして貫通電流を低減することによ り、オーバーシュートやアンターシュ トの発生を防止 し、延いては外部回路に悪影響を与えないように改良し たСМОS出力バッファ回路を提供することを目的とし ている。

[0010]

【課題を解決するための手段および作用】すなわち、本 発明のCMOS出力バッファ回路は、以上のような課題 を解決するために、図1に示す基本構成図のように、最 20 終出力段のPチャンネルMOSトランジスタのゲートと NチャンネルMOSトランジスタのゲートを独立に制御 する第1の制御回路6、および第2の制御回路7を設 け、それぞれの制御回路6,7の出力信号a,bを入力 端子1へ印加される入力信号とNOT素子3の出力信号 とにより、図4(b)、(c)に示すように互いにタイ ミングの異なる信号として発生させることにより、Pチ ャンネルMOSトランジスタ4、NチャンネルMOSト ランジスタ5が同時にオン状態とならないようにして貫 通電流を低減することを可能とし、これにより前記問題 30 点を解消しようとするものである。すなわち、本発明に よるCMOS出力バッファ回路は入力信号が印加される NOT素子と、前記NOT素子の出力信号を二分岐した 信号で駆動されるPチャンネルおよびNチャンネルより なるCMOSトランジスタと、

【0011】前記NOT素子とCMOSトランジスタと の間に設けられ、前記二分岐した信号の立上りおよび立 下りのタイミングを相互に偏位させる第1および第2の 制御回路を具備したことを特徴とする。また、より具体 的には、ソースを電源、ドレインを出力端子に接続した が電源電圧を $V_{\mathfrak{so}}$ 、接地電位を $V_{\mathfrak{so}}$ としたとき、 $V_{\mathfrak{so}}=40$ 第1のPチャンネルMOSトランジスタと、ソースを接 地、ドレインを前記出力端子に接続した第1のNチャン ネルMOSトランジスタと、入力端子に接続されたNO T素子により構成するCMOS出力回路において、前記 第1のPチャンネルMOSトランジスタのケートを前記 第2のPチャンネルMOSトランジスタのドレインに接

> 【0012】前記第2のPチャンネルMOSトランジス タのソースを電源に接続すると共に、ゲートを前記入力 端子と第3のNチャンネルMOSトランジスタのケート 50 とに接続し、

3

【0013】前記第3のNチャンネルMOSトランジスタのドレインを前記第1のPチャンネルMOSトランジスタのゲートに接続すると共に、ソースを第4のPチャンネルMOSトランジスタのゲートを前記第4のPチャンネルMOSトランジスタのゲートを前記第1のNチャンネルMOSトランジスタのゲートを前記第2のNチャンネルMOSトランジスタのゲートを前記第2のNチャンネルMOSトランジスタのドレインに接続し、前記第2のNチャンネルMOSトランジスタのソースを接地すると共に、ゲートを前記入力端子 10と第3のPチャンネルMOSトランジスタのゲートに接続し、

【0014】前記第3のPチャンネルMOSトランジスタのドレインを前記第1のNチャンネルMOSトランジスタのゲートに接続すると共に、ソースを第4のNチャンネルMOSトランジスタのソースに接続し、更に、前記第4のNチャンネルMOSトランジスタのゲートを前記NOT素子の出力に接続すると共に、ドレインを電源に接続したことを特徴とする。

[0015]

【実施例】以下、図面を参照して本発明の実施例につき 説明する。

【0016】図1は上述したように本発明によるCMOS出力バッファ回路の基本構成を示しており、NOT素子3と最終段PおよびNチャンネルMOSトランジスタ4、5との間に、これらのCMOSトランジスタ4、5か同時にオン状態とならないようにタイミングをずらす第1および第2の制御回路6、7が設けられている。図2は本発明によるCMOS出力バッファ回路の具体例を示す。

【0017】図中1は入力端子(IN)、2は出力端子(OUT)であり、3は、NOT索子、14,16,17.19はPチャンネルMOSトランジスタ、15,18.20,21はNチャンネルMOSトランジスタである。このうち、PチャンネルMOSトランジスタ17およびNチャンネルMOSトランジスタ21のドレインは共通に出力端子2に接続される。PチャンネルMOSトランジスタ16,17のソースは共通に電源Vadに接続される。

【0018】 NチャンネルMOSトランジスタ20, 21のソースは共通に接地V5. に接続され、PチャンネルMOSトランジスタ17のゲートは、NチャンネルMOSトランジスタ15のドレインおよびPチャンネルMOSトランジスタ16のドレインに接続される。

【0019】また、NチャンネルMOSトランジスタ2 1のゲートは、PチャンネルMOSトランジスタ19の ドレインおよびNチャンネルMOSトランジスタ20の ドレインに接続される。

【0020】PチャンネルMOSトランジスタ16のゲート、NチャンネルMOSトランジスタ15のゲート、

PチャンネルMOSトランジスタ19のゲートおよびN チャンネルMOSトランシスタ20のゲートは、NOT 素子3の入力および入力端子1 に共通に接続される。 N チャンネルMOSトランジスタ15のソースは、Pチャ ンネルMOSトランジスタ14のソースに接続される。 PチャンネルMOSトランジスタ19のソースはNチャ ンネルMOSトランジスタ18のソースに接続される。 PチャンネルMOSトランジスタ14のドレインは接地 V。。に接続される。NチャンネルMOSトランジスタ1 8のドレインは電源Vagに接続される。PチャンネルM OSトランジスタ14のケートとNチャンネルMOSト ランジスタ18のゲートは、NOT素子3の出力に共通 に接続される。次に、以上のように構成されるCMOS 出力パッファ回路の動作について詳細に説明する。初期 状態として入力端子1及び出力端子2は、"L"レベル とする。このとき、PチャンネルMOSトランジスタ1 6はオン、NチャンネルMOSトランジスタ20はオフ 状態になる。

【0021】一方、NOT素子3の出力は、"H"レベ 20 ルとなるため、NチャンネルMOSトランジスタ18は オン、PチャンネルMOSトランジスタ14はオフ状態 になる。

【0022】 これにより、ノードaは、PチャンネルM OSトランジスタ16により "H" レベル(V_{aa})となり、ノードcは "H" レベルとなるが、その電圧値はN チャンネルMOSトランジスタ18のスレシホールド電圧分だけ下降した電圧値(V_{aa} – V_{tn})となる。そして、PチャンネルMOSトランジスタ19がオンし、ノードりの電圧値は(V_{aa} – V_{tn})となる。

0 【0023】これにより、PチャンネルMOSトランジスタ17はオフ、NチャンネルMOSトランジスタ21はオン状態となり、出力端子2には、"L"レベルの信号が現れる。この状態から、入力信号が図3(a)に示すように"L"から"H"レベルへ変化した場合について説明する。入力信号が"H"レベルとなると、PチャンネルMOSトランジスタ16はオフ状態となる。

【0024】このとき、PチャンネルMOSトランジスタ14はNOT素子3の出力が"L"レベルとなるまでオフ状態のままであり、ノードaの電圧は、ノードaに依存するPチャンネルMOSトランジスタ17のゲート容量、PチャンネルMOSトランジスタ16、NチャンネルMOSトランジスタ15の拡散容量の合計容量22により、"H"レベルを維持する。

【0025】一方、ノード b の電圧は、N チャンネルM O S トランジスタ18が、NO T 素子3の出力が"L" レベルとなるまでオン状態となっていても、N チャンネルMO S トランジスタ20により、"L"レベルへと電圧値が変化する(電圧値は、トランジスタを抵抗と考えると抵抗比により1/3 Vad)。

50 【0026】 この後、NOT素子3の出力が"H"レベ

ルから"L"レベルへ変化すると、NチャンネルMOSトランジスタ18がオフし、ノードbの電圧が"L"レベル(V_{ss})となると同時に、PチャンネルMOSトランジスタ14がオン状態となり、ノードaの電圧を維持している容量22をNチャンネルMOSトランジスタ15、PチャンネルMOSトランジスタ14により放電し、ノードaの電圧値はノードbより湿く"L"レベル

【0027】このときの電圧レベルは、NOT崇子3の出力に比ベPチャンネルMOSトランジスタ14のスレ 10シホールド電圧V_{to}分だけ上昇した電圧値(V_{no}+ V_{to})となる。この結果、NチャンネルMOSトランジスタ21が先にオフしたのち、PチャンネルMOSトランジスタ17がオンし、出力端子2は、"H"レベルとなる。次に、入力信号が"H"レベルから"L"レベルへ変化した場合について説明する。

【0028】入力信号が"L"レベルとなるとNチャンネルMOSトランジスタ20はオフ状態となり、NOT素子3の出力が反転して"H"レベルとなるまで、NチャンネルMOSトランジスタ18はオフ状態のままで、ノードbの電圧値は、NチャンネルMOSトランジスタ21のゲート容量、NチャンネルMOSトランジスタ20、PチャンネルMOSトランジスタ19の拡散容量の合計容量23により"L"レベルを維持する。

【0029】一方、ノード a の電圧はPチャンネルMOSトランジスタ14が、NOT素子3の出力が"H"レベルとなるまでオン状態となっていても、PチャンネルMOSトランジスタ16がオン状態となるので、ノードaの電圧値は"H"レベルへ変化する(電圧値は、トランジスタを抵抗と考えると抵抗比によりVadー1/3Vdd)。

【0030】この後、NOT素子の出力が"L"レベルから"H"レベルへ変化すると、PチャンネルMOSトランジスタ14はオフ状態となり、ノードaは"H"レベル(Vaa)となると同時に、NチャンネルMOSトランジスタ18がオン状態となり、ノードbの電圧を維持している容量23を、PチャンネルMOSトランジスタ19、NチャンネルMOSトランジスタ18により充電し、ノードbの電圧値はノードaより遅く"H"レベルとなる。

【0031】このときの電圧レベルはNOT索子3の出*

* 力に比べ、NチャンネルMOSトランジスタ18のスレシホールド電圧分だけ下降した電圧値(Vas-Ves)となる。との結果、PチャンネルMOSトランジスタ17か先にオフした後、NチャンネルMOSトランジスタ21がオンし、出力端子2は"L"レベルとなる。

【0032】 これらの状態を示したのが図3(a)~(d)であり、本実施例回路の動作において最終出力段のPチャンネルMOSトランジスタ17、NチャンネルMOSトランジスタ21か同時にオン状態とならないよう動作する。以上において、MOSトランジスタ14、15、16は第1の制御回路6を構成し、MOSトランジスタ18、19、20は第2の制御回路7を構成する。

[0033]

【発明の効果】従って、以上説明したように、本発明によれば、最終段のPおよびNチャンネルMOSトランジスタが、同時にオン状態となることをなくし、これにより電源から接地側へ流れる貫通電流を低減することにより、出力端子で発生するオーバーシュート、アンターシュートを抑え、これらよる外部回路への電波障害の誘発を防止することが可能なCMOS出力パッファ回路を提供することができる。

【図面の簡単な説明】

【図1】本発明によるCMOS出力バッファ回路の一実 施例の基本構成を示す図。

【図2】本発明によるCMOS出力バッファ回路の一実施例の具体的構成を示す図。

【図3】図2の構成の動作を説明するためのタイミング チャート。

【図4】図1の構成の動作を説明するためのタイミング チャート。


【図5】従来のCMOS出力バッファ同路を示す図。


【図6】図5の動作を説明するためのタイミングチャート


【符号の説明】

1 ··· 入力端子、 2 ··· 出力端子、3 ··· NOT素子、 4,5 ··· CMOSトランジスタ、14,16,17,19 ··· PチャンネルMOSトランジスタ、15,18,20,21 ··· NチャンネルMOSトランジス 40 タ、22、23 ··· 浮遊容量(ゲート容量+拡散容量)。

【図4】







(a) IN (b) a (c) OUT (C) OC (UC)

【図6】

【図3】

【図5】

[4,16,17,19: PチャンネルMのSトランジスタ 15,18,20,21: N チャンネルMのSトランジスタ 22,23: 浮遊容像(ゲート容泉+拡展容像)

2: 出力增子 3: NOT 素子

4,5:CMOS トランジスタ

フロントページの続き

8321-- 5J H O 3 K 19/094 B